李世浩，蒋润秋，莫世波 （成都天奥测控技术有限公司，四川 成都  611731）

摘 要：为实现高分辨率、低相位噪声、高杂散抑制、小体积、低成本的X波段频率源，同时解决传统锁相环频率合 成频率分辨率低和直接数字式频率合成输出频率低的问题，提出了一种基于谐波混频和小步进锁相环改善相位噪声 和频率分辨率的X波段频率源设计方法，采用了谐波混频输出粗步进射频信号与HMC830LP6GE锁相环输出细步进 混频环的构架，降低模块的鉴相比并固定为1：1。实现了X波段频率源输出频率范围为8 GHz~12 GHz，幅度大于 13 dBm，模块频率步进为1 MHz，杂散抑制优于60 dBc的特性，且相位噪声优于-115 dBc/Hz@10 kHz。该频率源具 有跳频步进小、体积小、杂散低、相位噪声低等诸多优点，能够适用于各种需要小型化、低相位噪声、低杂散X波段频 率源的应用场景。

关键词：X波段；频率源；谐波混频；相位噪声；杂散抑制

Design of X-band frequency source based on harmonic mixing

Abstract： In order to realize a high resolution, low phase noise, high spurious rejection, small size and low cost X-band fre quency source, and to solve the problems of low frequency resolution of traditional phase-locked loop frequency synthesis and low output frequency of direct digital frequency synthesis, an X-band frequency source design method based on harmonic mixing and small-step phase-locked loop to improve phase noise and frequency resolution is proposed. This method adopts the architec ture of harmonic mixing to output coarse step RF signal and HMC830LP6GE phase-locked loop to output fine step mixing loop, reducing the module's discrimination and fixing it to 1∶1.The results show that the X-band frequency source has an output fre quency range of 8 GHz~12 GHz, an output power greater than 13 dB, a frequency step of 1 MHz, a spurious rejection better than 60 dBc, and a phase noise better than -115 dBc/Hz@10 kHz. The frequency source has the advantages of small hopping step, small size, low spurious and low phase noise, which can be applied to various applications requiring miniaturized, low phase noise and low spurious X-band frequency source.

Key words： X-band；frequency source；harmonic mixing；phase noise；spurious suppression

0　引言

     随着微波技术和器件设计制造技术的不断发展，雷 达设备、仪器仪表、消费电子设备已经成为生产和军事 中必不可少的设备，而频率源是现代雷达、电子干扰与 对抗、仪器仪表、消费电子、通信设备的核心部件，其直 接决定了电子设备的整体性能。频率合成技术通常采 用直接数字式（Direct Digital Synthesizer, DDS）和锁相 环式（Phase Lock Loop, PLL）两种，但DDS技术具有合成频率低的问题，PPL技术具有频率分辨率低的问题。

    为解决上述问题，文献[1]中基于高性能和小型化的 滤波器以DDS技术为主导，设计出相位噪声优于-85 dBc/Hz@1 kHz，杂散和谐波抑制优于45 dBc，频率分辨 率达到1.86 Hz，跳频时间最快4 ns的Ka波段捷变频频 率源；文献[2]中采用DDS+PLL相结合的设计方法设计 出频率为9.2 GHz~9.4 GHz、频率步进25 kHz、调制周期 为2.4 ms、相位噪声为-85 dBc/Hz@100 kHz的X波段频率源。文献[3]提出了一种DDS+PLL的X波段频率源， 该频率源输出频率为8.5 GHz~9.5 GHz，相位噪声为-115 dBc/Hz@100 kHz，相位锁定时间为580 ns.

    为得到更低的相位噪声和更好的杂散抑制能力，同 时结合实际的工程应用需求，本文介绍了一种基于谐波 混频降低相位噪声和小数型PLL调节输出频率分辨率 的X波段频率源。该频率源利用谐波混频产生的射频 信号，采用压控振荡器（Voltage Controlled Oscillator, VCO）加PLL混频的方式，降低频率源的分频倍数，使模 块具有低相位噪声、良好杂散抑制、小步进、小体积、低 成本的优势，能够适用于各种需要小型化、低相位噪声、 低杂散X波段频率源的应用场景。

1　方案与原理

    PLL是由鉴相器、低通滤波器、参考时钟、分频器和 压控振荡器组成的负反馈系统。其中输出频率由参考 时钟和两个分频器决定，参考时钟和R倍分频器决定了 频率源的最小分辨率，N倍分频器决定了锁相环的相位 噪声。PLL原理框图[4]如图1所示。

    在PLL系统中，鉴相器对压控振荡器输出频率进行 N倍分频后与参考时钟R倍分频后的信号进行频率和相 位的对比，当两者的频率和相位不一致时，鉴相器会输 出低频信号，通过低通滤波器后输出直流信号控制压控 振荡器进行频率调节。当两者的频率和相位一致时，鉴 相器会输出一个恒定的直流电压，此时压控振荡器的输 出频率不再变化，从而达到频率锁定的状态[5]。

    PLL的输出频率主要由参考时钟和两个分频器的倍 数决定，其公式如下所示：

    式中，fREF /R为鉴相器的参考频率，同时也决定了PLL的 最小分辨率，N为N倍分频器的倍数。锁相环的带内相 位噪声可由下式进行估计，其估计公式如下[6]:

    式中，NPD 为鉴相器的归一化相位噪声。若N倍分频器 的分频倍数为1时，锁相环的相位噪声将大大降低[7]。 所以本文采用谐波混频环产生的低相位噪声射频信号 与细步进锁相环中的VCO进行混频用于代替PLL系统 中N倍分频器的作用，且控制程序始终将细步进锁相环 的鉴相比固定为1∶1。针对X波段频率源的发展水平以 及实际需求，该频率源的主要指标要求如表1所示。

    该X波段频率源基于谐波混频和细步进PLL提出一种工作频带宽、相位噪声低、低杂散、小体积的频率源 设计方案，方案框图如图2所示。

图2　频率源方案框图

    该X波段频率源采用谐波混频环加细步进PLL的 框架结构。首先通过无源LC 3路功率分配电路将外部 参考时钟100 MHz信号等分为3路信号，一路作为谐波 混频环中鉴相器ADF4002的参考信号；一路作为谐波混 频的激励输入信号，产生低相位噪声的谐波，作为整个 环路的相位噪声基准源；一路作为HMC830LP6GE的时 钟参考信号，产生细步进锁相环的参考信号，作为模块 分辨率的基准。

    谐波混频环为整个频率源的核心构架，通过谐波混 频环，获得100 MHz跳频步进的X波段的粗步进环。谐 波混频环最终输出信号经耦合放大后作为粗步进PLL 中混频器的射频输入。由于细步进PLL的鉴相比始终 控制为1:1，因此恶化相位噪声有限。因此，整个X波段 频率源的相位噪声由谐波混频环和时钟晶振决定。为 克服传统集成VCO的PLL锁定时间较慢的情况，在实 现过程中，谐波混频环与细步进PLL均需建立扫表工作 方式，辅助缩短PLL锁定建立时间。

    该方案中，采用HMC830LP6GE用于提高频率源的 分辨率，谐波混频环代替N倍分频器，用于改善频率源 的相位噪声，采用高精度、高稳定度、低抖动、低噪声的 参考时钟，用于改善频率源的相位噪声和杂散抑制。

2　设计与实现

 2.1　器件选择 

（1）频率合成器

    该频率源选择ADI公司的ADF4002作为频率合成器，该频率合成器包含一个低噪声的鉴相鉴频器，一个 电荷泵，一个13位的N倍分频器，一个14位的R倍分频 器，用于调节参考时钟的输入，同时具有5 MHz~400 MHz 的压控振荡器频率输入带宽和20 MHz~300 MHz参 考时钟频率范围。当低通滤波器的带宽为500 kHz 时，ADF4002 的相位噪声的典型值为-222 dBc/Hz@ 100 kHz。

（2）小数锁相环 

    该频率源选择Hittite公司的HMC830LP6GE小数型 锁相环作为分辨率的控制。HMC830LP6GE是一个低噪 声、大带宽、小数型的锁相环，能够输出25 MHz~3 000 MHz 的频率范围，输出0 dBm~9 dBm的幅度范围。采用 HMC830LP6GE替代传统DDS，其目的是提高该频率源 的频率分辨率与降低模块功耗。

（3）LDO电源 

    本次设计中，选用Linear公司的超低噪声LDO，型 号为LT3045IDD#PBF。其具备低至0.8 μVrms和2 nV/Hz 的噪声，在1 MHz时还具备76 dB的超高共模抑制比。 同时，具有1.8 V~20 V的超宽输入电压范围、0.26 nV的 低压差和500 mA的电流输出能力，外围电路简单，只需 要一颗单电容，即可改善噪声和抑制比。

（4）参考时钟 

    外部参考时钟选国产的OS25S12VS107B-100M晶 振，该晶振输出频率为100 MHz，-40 ℃~70 ℃温度范围 内的稳定度为100 ppb，相位噪声为-168 dBc/Hz@ 10 kHz，能够为该频率源提高较好的相位噪声，同时作 为谐波混频环的激励源。

（5）放大器 

    本次设计中，选用Skyworks公司的InGaP HBT增益 放大器SKY65017_70LF用于信号的幅度调理。该器件 具有21 dB的放大增益和20 dBm的1 dB压缩点，供电 仅需+5 V，并具有小于1.4的输入回波和输出回波损耗。

2.2　谐波混频环设计分析 

    考虑到谐波混频环在该频率源中的重要性，综合链 路中的各种电路器件及环路滤波器等各种因数，建立其 等效的噪声原理图如图3所示。

    谐波混频环的相位噪声，主要由参考时钟相位噪声φnR 、谐波混频相位噪声φnHM 、鉴相器相位噪声φnPD 、环路 滤波器相位噪声φnLPF 、压控振荡器相位噪声φnVCO 决定。 而上述所有的相位噪声与参考时钟的相位噪声以及倍 频次数有关。根据倍频原理以及相位噪声的计算方法， 可以估计出谐波混频环相位噪声的估计值。相位噪声 的计算公式如下[8]：

式中，fres 为外部参考时钟的相位噪声，K为谐波混频环 的倍频次数。该频率源的最高输出频率为12 GHz，所 以倍频次数如下所示:

根据相位噪声的计算公式得知，谐波混频环的估计 相位噪声为-123.4 dBc/Hz/10 kHz。

谐波混频的核心电路为取样鉴相器及外围电路，电 路原理如图4所示。

    谐波混频以取样鉴相器（Sample Phase Discrimina tor, SPD）作为核心器件。SPD包含一个阶跃恢复二极 管（Step Recovery Diode, SRD），一对肖特基二极管， 两颗小容值电容。谐波混频的核心原理是将幅度足 够大、相位噪声低的参考信号100 MHz通过SRD后产 生高次谐波，并且各次谐波与VCO的振荡频率进行混 频，通过低通滤波器选频滤波后，作为谐波混频环中 鉴相器的射频回环信号，产生覆盖X波段的大步进 频综。

    谐波电路中，驱动SRD的电平值需大于17 dBm。 因此，参考信号放大器为谐波混频的关键器件。本文选 用P1dB 大于 20 dBm 的放大器以满足工程需求。由于 SPD的阻抗值不为50 Ω，因此选用合适比例的巴伦进行 匹配阻抗[9]。电路中的低通滤波器用于防止射频信号泄 漏到本振端口和中频端口[10]。

    根据SRD的阶跃时间直接决定了谐波混频环的输 出频率和倍频效率，所以选择合适的阶跃时间是至关重 要的，SRD的阶跃时间公式如下所示：

式中，tst 为SRD的阶跃时间，fR 为谐波混频环的输出频 率，该X波段频率源所选用阶跃时间小于45 ps的SRD， 其最高频率可达22 GHz。

    谐波混频环产生的杂散较多，但由于所需频点为远 离100 MHz谐波中的无关频点，因此，在反馈链路中，通过添加合适的低通滤波器，即可滤除其他谐波混频产生 的无关频率，典型的谐波混频频率关系如图5所示。

    谐波混频器会产生大量的谐波，如果采用常规PLL 方式，将无法锁定至所需频点。因此，在设计中，需采用 预置频率的方式，将所需频点通过内置PLL的方式进行 锁定。锁定后，存储此时的VCO频率，再通过开关切换 至谐波混频环，此时，集成锁相环中仅VCO处于工作状 态，相当于集成锁相环芯片仅提供VCO功能。为了减 小体积，集成锁相环采用的器件型号为TI公司所生产 的高性能锁相环LMX2594，其主环频率覆盖7.5 GHz~ 15 GHz，覆盖本文设计中的X频段，而且内部VCO相位 噪声低，底噪低至-236 dBc/Hz，32 bit的fractional-N 分 辨率，仅需单电源3.3 V供电即可，且具有两路输出，适 用于本次设计。

3　测试结果 

    该X波段频率源通过选用高度集成有VCO的PLL 与谐波混频环进行多环共同作用，代替传统离散VCO+ PLL 的构架方式，链路虽然复杂，但采用集成度高的芯 片，能够有效减少链路器件数量，并通过合理采用已建 立成熟电路，例如射频LDO的CBB等电路，能够大幅降 低频率源设计的难度并有效缩小模块体积，缩短设计周 期。最终频率源体积为90 mm×70 mm×14 mm.

X波段频率源指标主要包含相位噪声和杂散两项指 标。在12 GHz时，X波段频率源相位噪声实测结果如图 7 所示。

从图7中可以看到，X波段频率源相位噪声达到了-113 dBc/Hz@1 kHz、-118 dBc/Hz@10 kHz，优于设计所需的-115 dBc/Hz@10 kHz相位噪声要求。

在12 GHz时，X波段频率源宽带杂散测试结果和窄 带杂散测试结果分别如图8和图9所示。

从图7、图8和图9中可以得出本次设计的频综模块 达到了表2所示的技术指标。

    本文设计的频率源相位噪声达到-118dBc/Hz@ 10 kHz，远端杂散和近端杂散达到70 dBc，优于相噪目 标值-115 dBc/Hz@10 kHz、杂散60 dBc的目标值，满足 了工程应用需求。

4　结论

     本文研制了一种基于谐波混频锁相技术的低相噪 毫米波频率源，以谐波混频环为核心环，通过谐波混频 环与细步进锁相环1∶1的鉴相比，实现了频率源的低相 位噪声和低杂散。

    在本文基础上，若采用DDS等方式作为细步进环的 参考频率，可使频率源在频率分辨率上更上一台阶。

参考文献 

[ 1 ] 黄涛,欧阳宏俊,邵振海,等.Ka波段应用的捷变频高频 率分辨率频率合成器[J].微波学报,2018,34(4):65-70. 

[ 2 ] 潘添翼,刘太君,刘丽,等.X波段LFMCW雷达频率源的 设计与实现[J]. 固体电子学研究与进展,2015,35(6): 526-530. 

[ 3 ] YAO P, XU L, SUN Z. Design of low-noise X-band fre quency source based on DDS-PLL[C]// 2020 IEEE 2nd International Conference on Circuits and Systems (ICCS), Chengdu, China, 2020:11-14. 

[ 4 ] 陈旭辉,李进阳,李希密,等.一种Ku波段小步进低相噪 频率源设计[J].舰船电子对抗,2018,41(5):90-94. 

[ 5 ] 潘结斌,王家好,徐叔喜.一种Ka波段点频锁相频率源 设计[J].电子与封装,2020,20(5):18-23. 

[ 6 ] 李柏林,陈丽,郝绍杰.基于ADF4002的低相噪取样本振 设计[J].国外电子测量技术,2012,31(6):51-54. 

[ 7 ] Geng Dong,Liu Yingkun,Guo Wengsheng, et al. A design of ultra-low phase noise frequency source based on high phase detection frequency[J]. Journal of Physics: Confer ence Series,2019,1325:012219.

[ 8 ] 姬娜娜,姚金杰,李嘉浩,等.一种Ka波段次谐波混频器 的改进设计[J].现代雷达,2022,44(8):106-111. 

[ 9 ] 吴刚,罗运生,汪宇,等.X波段低相噪合成频率源设计[J]. 固体电子学研究与进展,2012,32(3):286-289. 

[10] ZHU W, JIANG W, ZHANG S. Design of a 75-110 GHz broadband millimeter wave harmonic mixer[C]//2016 IEEE 9th UK-Europe-China Workshop on Millimetre Waves and Terahertz Technologies (UCMMT), Qingdao, China, 2016:151-153.